歩留まり55%の攻防——2ナノメートル半導体、量産競争の最前線

わずか10億分の2メートル。スマートフォンからAIデータセンターまで、あらゆる電子機器の頭脳となる半導体は、回路の線幅をひたすら縮めることで性能を伸ばしてきた。2025年末、台湾のTSMCがついに「2ナノメートル」世代の量産に踏み切り、韓国のSamsung、そして日本発のRapidusも同じ土俵に名乗りを上げている。原子数十個分というスケールで繰り広げられるこの競争は、単なる技術自慢ではない。スマートフォンの電池の持ちから、AIの計算コストまでを左右する、静かだが決定的な攻防だ。

「ゲートを四方から囲む」小さな革命

TSMCは2025年第4四半期、次世代プロセス「N2」の量産を計画通り開始した。最大の特徴は、トランジスタの構造を刷新したことだ。これまで主流だった「フィン型」構造(FinFET。電流の通り道であるチャネルを3方向から挟み込む方式)に代わり、N2では電流の通り道を上下左右の四方からぐるりと囲む「ゲートオールアラウンド(GAA)」と呼ばれる構造を初めて採用した。電流の漏れを抑えられるため、より小さく、より省電力なトランジスタを作れるようになる。

報道によれば、TSMCが示している数字では、N2は前世代の「N3E」と比べて、同じ消費電力なら10〜15%速く、同じ速度なら消費電力を25〜30%減らせる。回路の詰め込み密度も15%以上高まる。同社は、性能と消費電力をさらに改善した「N2P」の量産を2026年後半に予定している。

歩留まり55%の攻防——追う側の苦しい戦い

追う立場のSamsungについては、確かな数字が公表されていない。出回っているのは報道である。台湾の調査会社TrendForceは2026年4月14日、韓国紙の報道として、Samsungの2ナノ品の歩留まり(生産した製品のうち不良品でない割合)が55%前後で、安定した量産の目安とされる約60%に届いていないと伝えた。大口顧客のQualcommがTSMCを選ぶ可能性にも触れている。同じ記事は、TSMCの2ナノの歩留まりを60〜70%とする観測も紹介している。どれも企業が公表した値ではなく、情報源によって幅があることには注意が要る。

日本のRapidusは、2027年度後半に2ナノ世代の量産を始め、2031年度ごろに株式を上場する計画を掲げている。経済産業省は2025年11月、情報処理推進機構(IPA)を通じて1,000億円を出資する方針を示し、IPAは2026年2月27日に出資を行ったと発表した。報道によれば、最初に狙うのは、AIデータセンター向けの専用半導体を設計する企業からの受注だ。量産の経験がない企業が、先行する2社でさえ苦労している歩留まりを短期間で引き上げられるかどうかは、2027年度以降の実績で確かめるしかない。

2ナノの先へ——積み重ねるという発想

では、微細化競争はどこまで続くのか。手がかりになるのが、トランジスタを平面上でさらに小さく並べるのではなく、建物のフロアのように「積み重ねる」という発想だ。2025年12月に学術データベースarXivで公開された論文(Athenaら。スタンフォード大学・TSMC・ETHチューリッヒなどの共同チームによるもので、査読前)では、GAA構造のナノシート型トランジスタを、既存の配線層の上に直接、複数層重ねて作り込む新しい製法が報告されている。

従来、こうした「後乗せ」のトランジスタは、ゲート部分の絶縁膜を薄く均一に形成する工程で結晶構造にダメージが入り、性能が落ちてしまうという課題があった。研究チームは、ダメージが入る工程の順序を入れ替える「チャンネル・ラスト」という手法でこれを回避し、実用レベルに近い電流特性(1マイクロメートルあたり1ミリアンペア以上のオン電流)を実現したと報告している。数ナノメートルまで細くしたトランジスタを平面に敷き詰めるだけでなく、複数のフロアに積み上げて集積度を稼ぐ「3次元集積」は、2ナノより先の世代を見据えた有力な選択肢の一つとされている。

2ナノをめぐる攻防は、単に「どこの国のどの企業が勝つか」という話にとどまらない。AIの学習・推論に必要な計算量は増え続けており、その土台を支える半導体をどれだけ効率よく、どれだけ自国に近い場所で作れるかは、経済安全保障の課題としても位置づけられつつある。2026年9月の時点で確かなのは、TSMCが量産に入ったことと、Rapidusが2027年度後半を目標にしていることまでだ。Samsungの歩留まりについては、報道の数字しかない。